存储接棒算力：AI下半场半导体创新主线浮现

从算力独舞到存储接棒

过去两年，AI大模型训练需求推动GPU与高带宽内存（HBM）成为半导体产业最受关注的环节。电子工程专辑在2026年9月25日发布的文章提出“存储接棒算力”，这一判断指向一个值得关注的产业趋势：当算力芯片的部署规模积累到一定程度，数据搬运、存储带宽与能效可能取代单纯的浮点算力，成为制约AI系统扩展的新瓶颈。 这一转变并不意味着算力需求下降，而是产业重心的结构性迁移。AI集群中，存储层级（HBM、DRAM、企业级SSD）的容量与带宽直接决定模型能否高效运行。存储环节的资本开支与技术迭代，可能成为下一阶段半导体创新的核心驱动力。

六大创新主线可能覆盖的方向

电子工程专辑原文提出“AI时代下半场的半导体六大创新主线”，但摘要未披露六条主线的具体内容。结合产业公开讨论，这些方向可能涉及：HBM堆叠与先进封装、存算一体架构、CXL互联协议、3D NAND高层数堆叠、近存计算，以及面向推理的专用存储控制器。以上为基于行业趋势的推测，具体内容以原文为准，暂缺可核验的六条主线完整清单。 值得关注的是，HBM的迭代节奏正在加快。据TrendForce 2024年数据，HBM在DRAM总产能中的占比预计从2023年的约5%提升至2024年的约10%，2025年可能进一步上升。这一趋势表明，存储厂商正在将更多产能转向高附加值产品，以响应AI加速器的配套需求。

资本开支与产业链影响

英伟达产业链的资本开支动向是观察这一趋势的重要窗口。据英伟达2024财年年报（截至2024年1月），其研发费用约为86.8亿美元，较上一财年增长约30%。虽然该数据不直接等于存储采购额，但反映了AI芯片厂商持续加大的投入强度。存储接棒算力的逻辑，可能意味着英伟达及其竞争对手在HBM采购、先进封装产能预订上的支出占比将进一步提升。 从半导体设备端看，SEMI在2024年发布的报告估算，2024年全球半导体设备销售额有望达到约1090亿美元，其中先进封装与存储相关设备是增长较快的细分领域。若存储成为AI下半场的瓶颈环节，设备与材料端的资本开支结构可能随之调整，但具体幅度有待进一步确认。 对国内产业链而言，存储主线的切换既带来机遇也提出挑战。在HBM等高端存储领域，国产化率仍然较低，公开可核验的市场份额数据有限。相关企业能否在存算一体、CXL等新兴方向找到切入点，值得持续关注。

数据参考

• 英伟达2024财年年报（截至2024年1月）：研发费用约86.8亿美元，同比增长约30%。
• TrendForce 2024年估算：HBM在DRAM总产能中占比从2023年约5%向2024年约10%提升。
• SEMI 2024年报告估算：2024年全球半导体设备销售额有望达约1090亿美元。
• 电子工程专辑2026年9月25日文章摘要：提出“存储接棒算力，AI时代下半场的半导体六大创新主线”，六大主线具体内容暂缺可核验数据。
• 本文中关于六大主线具体方向的描述为基于行业趋势的推测，非原文已确认信息。 #AI #半导体 #存储 #英伟达