英伟达入局，3D DRAM存算一体迎来产业化拐点

据 news.tom.com 于 2026 年 9 月 30 日发布的新闻标题及摘要显示，英伟达已入局 3D DRAM 存算一体方向，该领域被认为迎来产业化拐点。这是本次新闻中可确认的核心信息。至于英伟达具体以何种方式参与、是否涉及投资或联合研发，以及相关产品的性能指标与量产时间表，标题与摘要均未提供，暂缺可核验数据。 存算一体被视为缓解“存储墙”问题的潜在路径之一。在传统冯·诺依曼架构下，计算与存储分离，数据在处理器与内存之间频繁搬运，带来功耗与时延开销。3D DRAM 通过垂直堆叠提升存储密度，若与计算单元在结构上更紧密结合，理论上可缩短数据搬运距离，从而改善能效与带宽表现。英伟达作为 AI 加速芯片的主要供应商，其动向往往被视为产业链风向标。

为什么此时受到关注

从产业节奏看，AI 大模型训练与推理对内存带宽和容量的需求持续提升。HBM（高带宽内存）已成为高端 AI 加速卡的标配，但其产能与成本压力也日益突出。若 3D DRAM 存算一体能够形成可量产的替代或补充方案，可能为 AI 芯片的内存子系统提供新的选择。英伟达入局的意义，可能在于推动标准、生态与供应链的协同，而不仅是单一技术验证。 从技术成熟度看，3D DRAM 仍面临堆叠层数、良率、散热与设计工具链等挑战。存算一体则涉及架构、编译器与软件栈的配套。产业化拐点的判断通常需要观察量产节点、客户导入与成本曲线，目前这些信息在本次新闻中并未披露，因此“拐点”更宜理解为产业关注度的提升，而非已确认的大规模商用。

对半导体产业链的可能影响

若 3D DRAM 存算一体加速落地，受影响的环节可能包括 DRAM 制造、先进封装、设备与材料，以及 EDA 与 IP 供应。存储原厂在 3D DRAM 方向已有长期研发投入，先进封装则关系到逻辑与存储的异构集成。对设备与材料企业而言，堆叠与键合相关工艺的需求可能增加。不过，具体受益节奏取决于技术路线与客户导入进度，有待进一步确认。 对英伟达自身而言，入局存算一体可能有助于其在内存带宽与能效上建立差异化，也可能影响其与存储供应商的合作模式。但英伟达是否会将相关技术用于特定产品线，以及是否对外授权或开放生态，目前尚无公开细节。这些不确定性意味着，产业链影响仍需结合后续官方信息与量产数据进行评估。

数据参考

以下为行业背景参考数据，用于说明 AI 与半导体市场的整体趋势，并非本次新闻已确认数据：

• Gartner 2024 年预测，2024 年全球 AI 半导体收入约为 710 亿美元，同比增长约 33%（来源：Gartner，2024 年）。
• IDC 2024 年数据显示，2024 年全球 AI 服务器市场规模约为 1250 亿美元，并预计到 2028 年保持较高复合增长（来源：IDC，2024 年）。
• WSTS 2024 年预测，2024 年全球半导体市场规模约为 6110 亿美元，同比增长约 16%（来源：WSTS，2024 年）。
• SEMI 2024 年报告显示，2024 年全球半导体设备销售额预计约为 1090 亿美元，先进封装相关设备需求受到关注（来源：SEMI，2024 年）。
• 据 TrendForce 2024 年估算，HBM 在 DRAM 总产能中的占比仍处于较低水平，产能扩张受制于良率与堆叠工艺（来源：TrendForce，2024 年）。 本次新闻已确认信息仅为：英伟达入局 3D DRAM 存算一体，该方向被描述为迎来产业化拐点，来源为 news.tom.com，发布时间为 2026 年 9 月 30 日。其他涉及交易金额、技术参数、量产时间与人物发言的内容，暂缺可核验数据。 #英伟达 #3DDRAM #存算一体 #半导体