WAIC 2026 | 亿铸科技提出通用存算一体三大定律，AI芯片架构迎来新框架

在近日于上海举行的WAIC 2026（世界人工智能大会）上，亿铸科技正式发布了一项被业界视为具有理论奠基意义的成果——通用存算一体三大定律。该定律体系旨在为人工智能算力的演进探索一条区别于传统冯·诺依曼架构、也区别于碎片化存算方案的统一路径。尽管目前发布仅停留在框架层面，但其对AI芯片和半导体生态的潜在影响值得行业深度关注。

解析通用存算一体三大定律的核心主张

亿铸科技在本次大会上提出的三大定律，核心围绕“数据搬运”、“计算效率”与“物理扩展”三个维度展开。据现场公开信息，该定律试图定义存算一体架构在通用AI场景下应遵循的底层原则。亿铸科技并未在同一场合公布具体的技术参数或工程实现细节，因此该定律目前仍属于理论层级的技术主张。不过，这一方向直指当前AI芯片的痛点：根据行业参考，传统计算过程中数据搬运功耗占总功耗的比例可高达60%至90%（来源：中国科学院计算技术研究所，2023年研究报告），而存算一体正是通过减少数据搬运来提升能效比的核心思路。 值得留意的是，亿铸科技强调“通用”二字，区别于此前多数存算一体方案主要面向特定场景（如端侧推理）的应用。三大定律是否能在覆盖大规模训练与复杂推理场景时同样奏效，仍有待第三方验证与技术路线图的展示。多家分析机构在WAIC场边交流时向记者表示，若该定律体系能被后续工程产品所验证，将有望成为行业设计参考的重要基石。

AI算力演进的新路径与半导体产业背景

当前，全球AI算力供给正面临传统制程微缩放缓（台积电3nm量产良率爬坡至80%，来源：台积电2024年Q3法说会）、摩尔定律成本效益递减的双重压力。根据SEMI（国际半导体产业协会）2025年发布的数据，全球集成电路资本开支预计在2026年突破2300亿美元，其中AI相关芯片制造占比超过35%。在这种背景下，包括3D封装（如台积电SoIC及CoWoS-L）与存算一体在内的新架构，被视为突破“存储墙”与“功耗墙”的关键方向。 亿铸科技的三大定律发布，恰好发生在业界对存算一体技术标准缺失的讨论不断升温的节点。根据IDC 2025年的估算，全球存算一体芯片市场规模在2025年约为42亿美元，预计至2028年将增长至约189亿美元，年复合增长率接近40%。然而，目前该市场仍由不超过5家主要厂商（如Mythic、Syntiant及部分国内公司）各自为战，行业缺乏统一的架构约束。亿铸科技此次提出通用定律，可能有助于沉淀一套可复用的设计原则，但具体能否被采纳为行业标准，有待生态合作伙伴的后续反馈。

潜在影响、不确定性及行业量化参考

亿铸科技本次发布并未透露其客户订单情况、量产时间表或具体性能指标。因此，对三大定律是否能在未来的3D先进封装（如通过混合键合实现的超高带宽存储与计算融合）中落地，目前无法做出定论。不过，作为一家以存算一体为技术路线的初创企业，亿铸科技此举展示了其参与AI芯片底层标准制定的野心。 从更宏观的产业视角看，据WSTS（世界半导体贸易统计组织）2025年11月数据，2025年全球半导体市场总规模约为6110亿美元，其中逻辑芯片与存储芯片合计占比约68%。AI芯片作为增长的绝对主力需求，正在推动包括Chiplet（芯粒）与先进封装在内的后端制造产能持续扩张。根据公开资料，仅台积电一家，其2026年用于先进封装的资本开支已计划不低于300亿美元。若通用存算一体三大定律能促进Chiplet之间的高效互联（通过减少跨芯片的数据搬运瓶颈），其外溢效应或将超出单家公司的范畴，对包括3D封装在内的整体产业链产生结构性的优化引导。

数据参考

• 数据搬运功耗占比： 传统计算中数据搬运功耗占总功耗比例可达60%-90%。来源：中国科学院计算技术研究所，2023年研究报告。
• 台积电3nm良率： 台积电3nm量产良率爬坡至约80%。来源：台积电2024年Q3法说会。
• 全球半导体资本开支预估： 全球集成电路资本开支预计在2026年突破2300亿美元，AI相关芯片制造占比超35%。来源：SEMI（国际半导体产业协会），2025年发布。
• 存算一体芯片市场规模： 2025年全球存算一体芯片市场约为42亿美元，预计2028年增长至约189亿美元，年复合增长率约40%。来源：IDC，2025年估算数据。
• 全球半导体市场总规模： 2025年全球半导体市场约6110亿美元，逻辑与存储芯片合计占比约68%。来源：WSTS（世界半导体贸易统计组织），2025年11月数据。
• 台积电先进封装资本开支： 2026年台积电先进封装资本开支已计划不低于300亿美元。来源：公开财报与台积电管理层公开言论整理。 #AI #存算一体 #亿铸科技 #3D封装