AMD与高通共同发布新型内存封装技术，AI芯片竞争进入“内存瓶颈”攻坚阶段

事件背景：两大芯片巨头罕见联手

根据Moomoo在2026年7月4日发布的新闻摘要，AMD和高通联合宣布了新的内存封装技术。这一合作出乎行业意料——两家公司在CPU、GPU、AI加速器及移动SoC领域长期处于直接竞争态势。目前，该技术的具体名称、技术参数、适用场景及量产时间尚未在公开摘要中披露，但双方将共同攻克内存带宽与能效瓶颈，这一点已得到确认。行业普遍认为，这一动作可能预示着AI芯片在内存子系统上的重大范式转变。

技术解读：内存封装为何成为AI芯片的“新战场”

新一代内存封装技术主要针对AI推理和训练过程中日益突出的“内存墙”问题。随着大模型参数规模从千亿级迈向万亿级（参考：据公开行业估算，2025年主流大模型参数量已达1.5万亿至2万亿），传统将高带宽内存（HBM）与计算芯片分离的封装方式，在数据传输延迟、能效和物理堆叠层数上面临极限。AMD与高通此次联合发布的技术，可能聚焦于将计算逻辑与高密度内存通过更先进的异构集成工艺实现一体化封装，从而减少数据搬运功耗并提升带宽密度。该路径与JEDEC标准组织推进的HBM4、LPDDR6等现有规范有所不同，值得关注其是否属于全新的3D堆叠或硅桥互联方案。

产业影响：谁将受益，格局如何重塑？

此次合作可能对AI芯片产业链产生多层次冲击。首先，在AI训练场景，若该技术成功导入，AMD的Instinct系列与高通的AI加速卡或可突破当前内存带宽限制，直接对标NVIDIA在HBM系统上的先发优势。数据中心AI加速器市场格局可能经历调整：据IDC 2025年报告，2024年全球数据中心AI加速器市场规模已达540亿美元，NVIDIA占据约82%份额，AMD约11%，高通在云端AI加速领域仍处于初期渗透阶段。其次，在边缘AI与终端AI推理侧，该技术若实现低功耗高性能封装，可能加速AI手机、AI PC及智能物联网设备的本地大模型运算普及。Gartner在2025年末的预测中指出，到2027年，超过60%的智能手机将集成本地运行大模型所需的NPU与专有内存子系统，需求拉动功率封装市场年增长率维持在20%以上。此外，先进封装上下游供应商（如日月光、台积电、三星等）的工艺路线选择与新产能布局可能因此发生相应调整，具体订单量与交付时间有待相关企业后续公告确认。

数据参考

• IDC 2025年报告：2024年全球数据中心AI加速器市场规模约540亿美元，NVIDIA份额约82%，AMD份额约11%。
• Gartner 2025年末预测：到2027年，超过60%的智能手机将集成可本地运行大模型的NPU与专有内存子系统，相关封装市场年增长率超20%。
• 行业公开估算：2025年主流大模型参数量约在1.5万亿至2万亿区间（该数据为非正式公开数据，仅供趋势参考，无单一标准来源）。
• JEDEC标准组织公开信息：HBM4规范预计2026年正式发布，其带宽密度较HBM3提升两倍以上，但与本次新封装技术的关系尚无企业明确表态。
• 暂缺可核验数据：本次新闻未提供任何具体的性能数据、量产时间表、合作金额或技术参数，所有上述产业影响分析均基于背景趋势推断，有待AMD或高通后续正式公告验证。 #AMD #半导体 #先进封装 #AMD与其他AI芯片厂商