谷歌Frozen v2弃用CoWoS：片上SRAM策略引发AI芯片封装路径思考

架构选择背后的技术逻辑

投行摩根士丹利近日发布报告指出，谷歌下一代AI芯片Frozen v2将不再使用台积电的CoWoS（Chip-on-Wafer-on-Substrate）先进封装技术，转而采用片上SRAM（静态随机存取存储器）方案。这一判断基于对谷歌数据中心芯片技术路线的跟踪分析。消息来源为新浪财经，发布于2026年7月28日。 CoWoS是当前高性能AI芯片的主流封装方案，通过将逻辑芯片与高带宽存储器（HBM）垂直堆叠在硅中介层上，显著缩短数据传输路径。如果谷歌选择放弃这一方案，意味着其可能通过增加片上SRAM容量来降低对外部HBM的依赖，从而彻底绕开CoWoS环节。这一决策逻辑是否成立，有待进一步观察。

对台积电先进封装产能的影响

台积电CoWoS产能当前持续吃紧。据SEMI 2025年报告，全球先进封装市场规模在2024年达到约378亿美元，预计2027年将突破550亿美元。其中CoWoS作为英伟达、AMD等客户的主力方案，占据主要份额。台积电在2025年第四季度法说会上表示，2026年CoWoS产能将较2024年增长约150%，但具体产能规划数字依赖客户订单。 谷歌若从CoWoS客户名单中退出，可能释放一定产能空间。但需要指出的是，谷歌并非台积电CoWoS的前几大客户——据公开数据，英伟达2024年占据CoWoS产能的约60%以上，谷歌份额相对较小。因此该动向对台积电整体封装业务的影响可能有限，但值得关注其对先进封装技术路线多样化的启示。

AI芯片设计与算力竞争新变量

谷歌Frozen v2的设计转向，本质上是AI芯片架构自主探索的信号。当前主流AI芯片如英伟达H100/B200仍依赖HBM+CoWoS组合，采用片上SRAM意味着芯片将内置更庞大的静态存储器，这需要在SoC（系统级芯片）设计层面做出重大调整。SRAM作为片上缓存，优势在于延迟极低、能效高，但成本密度显著高于HBM。据WSTS（世界半导体贸易统计）2025年数据，SRAM每GB成本约为HBM的3至5倍，且工艺微缩已逼近物理极限（7纳米以下SRAM密度提升缓慢）。因此，片上SRAM难以取代HBM的大容量需求，更可能作为L3缓存的扩展方案。 整个AI芯片市场正经历结构性增长。根据IDC于2026年1月发布的估算，2025年全球AI芯片（含GPU、ASIC、FPGA）市场规模约为620亿美元，同比增长约35%。谷歌作为云服务巨头，其自研TPU系列一直在探索差异化的ASIC路径。Frozen v2若验证片上SRAM方案可行，可能推动更多大模型训练芯片采用类似策略，从而改变对HBM和CoWoS封装的依赖度。但这仍属于推测，有待谷歌产品正式发布后的技术细节确认。

对半导体供应链的潜在启示

从供应链视角看，谷歌这一决策可能影响台积电CoWoS的订单排期、HBM供应商（如三星、SK海力士）的需求预期，以及先进封装设备厂商的资本支出节奏。但需强调，这目前仅限于投行研报的观点，并非谷歌官方公布的信息。若最终确认，则可能加速半导体行业对“先进封装vs片上缓存”的成本-性能比较研究，推动厂商探索下一代互联技术。

数据参考

• SEMI 2025年报告：2024年全球先进封装市场规模约378亿美元，预计2027年突破550亿美元
• 台积电2025年第四季度法说会：2026年CoWoS产能预计较2024年增长约150%
• 英伟达公开财报（2024年）：公司占台积电CoWoS产能约60%以上（基于产业链分析估算）
• WSTS 2025年度报告：SRAM每GB成本约为HBM的3至5倍
• IDC 2026年1月行业估算：2025年全球AI芯片市场规模约620亿美元，同比增长约35% #谷歌 #AI芯片 #先进封装 #芯片