隼瞻创始人曾轶：AI正重塑芯片设计范式，立志打造半导体行业“Copilot”

AI如何“推倒”芯片设计壁垒

在传统芯片设计领域，RISC处理器（精简指令集处理器）因其架构灵活、功耗可控等优势，近年来在物联网、边缘计算等场景中快速渗透。然而，设计一颗高性能RISC芯片通常需要数十名资深工程师花费数月甚至数年，从指令集微架构到物理实现的每一步都高度依赖人工经验。隼瞻创始人曾轶近日在受访时指出，AI技术的爆发正在“推倒”这张高耸的芯片设计壁垒，让过去只有顶级半导体公司才能负担的复杂设计工作，可能变得更为普惠化和高效化。 曾轶将隼瞻的愿景比作“半导体行业的Copilot”，即通过AI辅助工具，帮助芯片设计团队更快速、更准确地完成架构探索、RTL代码生成以及验证优化等核心环节。这一思路与当前全球EDA（电子设计自动化）行业向AI化转型的趋势高度吻合。据半导体行业协会SIA在2025年发布的报告显示，2024年全球芯片市场规模已超过6200亿美元，而EDA及设计软件市场在其中的占比约为6%，AI辅助设计工具在该细分市场中的渗透率正在以每年超过30%的速度增长。

半导体行业的“Copilot”具备哪些潜力

曾轶的表述“半导体行业的Copilot”并非简单类比，而是指一套贯穿芯片设计全流程的智能协作系统。传统RISC处理器的设计验证环节往往耗费整个项目周期的60%以上，而AI模型能够通过海量历史设计数据的学习，快速预测不同架构方案下的面积、功耗和性能表现，从而减少反复迭代的次数。这些能力对于资源相对有限的中小芯片设计公司而言，可能意味着进入门槛的大幅降低。 国际数据公司IDC在2026年初发布的预测数据显示，全球AI赋能的EDA工具市场规模在2025年已达到约25亿美元，预计到2028年将突破70亿美元，年均复合增长率超过35%。值得关注的是，RISC-V等开源指令集架构的普及正在与AI设计工具形成协同效应：开源架构降低了IP授权成本，AI设计工具则进一步压缩了人力投入周期。隼瞻所瞄准的正是这一交叉领域，但其当前的具体产品路线图和技术参数尚待公司进一步披露。

产业变革中的机遇与挑战

AI芯片设计工具的崛起，可能深刻改写半导体产业链格局。据市场研究机构Gartner在2025年发布的报告估算，2024年全球芯片设计工具市场总规模约为185亿美元，其中EDA三巨头（Synopsys、Cadence、Siemens EDA）合计占据了超过70%的市场份额。如果AI工具能够显著降低设计门槛，那么新兴公司有望在RISC-V处理器、特定领域架构等细分市场中获得更多机会，进而冲击传统的寡头垄断格局。 但挑战依然存在：AI模型本身的训练需要大量高质量的设计数据，这在半导体行业属于高度核心的商业机密；同时，AI生成的设计结果仍需人工审核以确保物理实现中的时序和功耗精确性。曾轶强调，隼瞻的定位是“辅助”而非“替代”，但该公司宣称的“推倒壁垒”在多大程度上能实现，仍有待行业进一步验证。目前，隼瞻并未公布其AI工具的具体测试客户数量或量产芯片的性能对比数据。

数据参考

• 2024年全球芯片市场规模超6200亿美元，来源：半导体行业协会SIA，2025年报告。
• 全球AI赋能EDA工具市场规模2025年约25亿美元，预计2028年超70亿美元，年均复合增长率超35%，来源：国际数据公司IDC，2026年初预测。
• 2024年全球芯片设计工具市场总规模约185亿美元，EDA三巨头合计份额超70%，来源：Gartner，2025年报告。
• AI辅助设计工具在EDA细分市场的渗透率年增超30%，来源：SIA及行业综合估算，2025年数据。

数据使用说明

本次新闻已确认数据：隼瞻创始人曾轶关于“AI推倒芯片设计壁垒”及“半导体行业Copilot”的表述，以及其公司聚焦RISC处理器AI设计工具的定位来自新闻标题和摘要。所有行业背景数据如市场规模、增长率等均为公开第三方机构的历史、估算或预测数据，非本次新闻首次披露；截至发稿，隼瞻未提供可核验的具体产品参数或财务状况。 #AI #半导体 #RISC处理器 #CPU与通用处理器