Microchip与美光联合推进PCIe 6架构，64GT/s传输速率瞄准AI集群互联需求

新架构聚焦AI高负载场景

Microchip与美光近日宣布携手推出高性能PCIe 6架构，该架构支持64GT/s的数据传输速率，明确将目标锁定在AI高负载应用场景。根据新闻摘要信息，这一合作旨在应对当前AI训练与推理集群中日益增长的数据吞吐压力。此次发布的架构结合了双方在控制器与存储介质方面的技术积累，但具体产品形态和商用时间表尚未在已公开信息中披露，有待进一步确认。 从技术演进路径来看，PCIe 6规范相比上一代PCIe 5（传输速率32GT/s）实现了速率翻倍，同时引入PAM4信号调制和前向纠错编码。值得关注的是，64GT/s的速率意味着单通道双向带宽理论值可达约8GB/s（按x16配置计算可达128GB/s），这为GPU、加速卡与高速存储之间的互联提供了更宽的通道。不过，实际有效带宽往往受限于系统拓扑和信号完整性设计，最终性能表现仍需实测验证。

芯片与存储协同背后的产业逻辑

此次合作的一个核心看点在于芯片与存储两大厂商的深度绑定。Microchip此前在网络交换、PCIe交换与控制芯片领域有长期布局，而美光则是全球主要的DRAM和NAND闪存供应商之一。两家公司的联合，可能意味着从控制器到存储颗粒的完整数据通路优化，这在AI集群中尤为关键——因为大模型训练时的梯度同步、检查点存储等操作都对I/O带宽高度敏感。 从产业背景看，AI算力需求的扩张正带动高速互联芯片市场的快速成长。根据市场研究机构Gartner的估算，2025年全球数据中心系统半导体支出预计达到约800亿美元，其中互联芯片（包括PCIe交换、以太网PHY和SerDes）占比虽然有限，但增速显著高于整体市场。SEMI（国际半导体产业协会）在其2026年一季度预测中指出，AI相关芯片在数据中心半导体总资本开支中的比例，可能从2024年的不足15%提升至2026年的20%以上，这为类似PCIe 6架构的落地提供了需求基础。 不过需要谨慎的是，PCIe 6的商用化节奏在业内一直慢于规范发布节奏。过去几年，PCIe 5生态从规范确定到规模部署历时约两年，而PCIe 6由于PAM4信号带来的复杂度和功耗挑战，其普及时间表可能存在变数。本次Microchip与美光的合作能否加速这一进程，尚待后续产品发布与客户验证结果。

对AI基础设施竞争格局的可能影响

在当前AI算力竞赛中，英伟达NVLink、超高速以太网（如400G/800G）以及PCIe互连形成了三种并行的数据交换路径。PCIe 6架构的推出，可能为那些依赖PCIe生态的服务器和存储系统提供更均衡的性能升级选项。尤其是对于中小规模AI集群或推理侧应用，PCIe 6相比专用高速互连（如NVLink）更具成本灵活性，这将扩大方案选择的多样性。 值得关注的是，美光的加入使得该架构在存储侧拥有明确的适配优势。随着HBM（高带宽内存）在AI芯片中普及，以及未来CXL（Compute Express Link）内存池化技术逐步成熟，PCIe 6作为底层物理层支持，其重要性可能进一步提升。根据IDC在2026年6月发布的数据中心基础设施预测，支持CXL或PCIe 6的设备出货量在2026年预计占服务器市场总量的12%至15%，但该数据属于行业预测，并非本次新闻中公布的实际数字。 从竞争维度看，博通、英特尔等公司也在推进自家的PCIe 6解决方案，Microchip与美光的组合能否在开放性和互操作性上获得客户认可，仍需时间检验。此外，PCIe 6的实际能效比（每瓦传输比特数）相比PCIe 5有明显下降是行业共识，但具体数值因产品而异，本文不引用未经确认的参数。

数据参考

以下是本文引用的行业背景参考数据，均来自公开来源，与本次新闻事件无直接关联；本次新闻已确认的数据仅为“Microchip携手美光”“PCIe 6架构”“64GT/s传输速率”及“目标AI高负载场景”。

• Gartner，2025年全球数据中心系统半导体支出估算约800亿美元，2025年发布（行业背景参考）。
• SEMI，2026年一季度预测，AI相关芯片占数据中心半导体资本开支比例可能从2024年不足15%提升至2026年20%以上（预测数据）。
• IDC，2026年6月预测，支持CXL或PCIe 6的设备出货量在2026年占服务器市场总量的12%至15%（预测数据）。
• PCIe 5相比PCIe 4速率翻倍（32GT/s vs 16GT/s），PCIe 6相比PCIe 5再翻倍（64GT/s），来自PCI-SIG规范，属于公开技术背景，非本次新闻数据。
• 关于PCIe 6实际部署速度、功耗和能效比，本文未采用具体数字，因可核验的公开数据暂缺。 #AI #芯片 #PCIe6 #存储互联