谦合益邦发布全球首款4层3D DRAM存算一体芯片，先进封装赛道再添变数

存算一体与3D封装的双重突破

据行业媒体芯师爷报道，谦合益邦近日宣布打造出全球首款4层3D DRAM存算一体芯片。这一消息源自Google News摘要信息，发布时间为2026年8月21日。仅从已确认信息来看，该芯片的核心特征在于“4层3D”堆叠结构，以及将DRAM存储与计算功能融为一体的设计思路。目前，关于该芯片的具体性能指标、量产进度和应用场景，暂缺可核验数据，有待进一步确认。 在传统芯片架构中，数据在处理器与存储器之间频繁搬运，由此产生的“存储墙”瓶颈长期制约算力提升。存算一体技术将计算操作直接嵌入存储阵列内部，理论上可大幅减少数据迁移功耗和延迟。而3D DRAM堆叠则通过垂直方向的多层结构提升单位面积存储容量。谦合益邦将两项技术结合，若属实，可能为高密度、低功耗的边缘AI推理场景提供新的解决方案。

先进封装产业格局或将生变

先进封装技术是3D DRAM存算一体芯片落地的关键支撑。与传统的二维平面封装不同，4层堆叠需要解决晶圆减薄、硅通孔、层间对准和散热管理等复杂工艺问题。值得关注的是，谦合益邦并非全球头部存储大厂，其以“全球首款”姿态切入这一领域，可能意味着先进封装产业链正出现新的参与者，尤其是中小型设计公司通过整合代工与封测资源走差异化路线的可能性。 从行业背景看，3D堆叠已成为半导体巨头重点布局的方向。据市场研究机构Yole Group于2025年发布的报告估算，先进封装市场规模预计将从2024年的约440亿美元增长至2029年的约690亿美元，年复合增长率接近9.6%。其中，混合键合（Hybrid Bonding）等3D互连技术被视为实现多层堆叠的核心工艺。SEMI（国际半导体产业协会）在2025年年度报告中曾指出，2025年前道晶圆厂设备投资预计达到1030亿美元，其中与先进封装相关的资本开支占比呈上升趋势。

AI算力需求驱动技术路线多元化

当前，生成式人工智能对算力的渴求正推动存储与计算架构的深层变革。一方面，英伟达、AMD等厂商依赖HBM（高带宽存储）缓解GPU的带宽压力；另一方面，定制化AI推理芯片正在探索存内计算、近存计算等替代路径。谦合益邦的4层3D DRAM存算一体芯片，如果能够实现每层独立运算且通过垂直互连协同工作，理论上可能为端侧设备或数据中心推理任务提供一种高能效比选项。 根据IDC于2025年发布的全球半导体市场预测，2025年全球AI芯片市场规模预计超过1000亿美元，到2028年可能达到约2000亿美元，年复合增长率保持在25%左右。而传统DRAM市场方面，WSTS（世界半导体贸易统计组织）在2025年6月的预测中称，2026年全球DRAM市场销售额预计达1450亿美元，同比增幅约12%。在此背景下，存算一体芯片若实现量产，可能对通用DRAM和独立AI加速器市场产生一定替代效应，但其成熟度尚需时间验证。

挑战与不确定性并存

必须指出，全球首款4层3D DRAM存算一体芯片从样品到可靠量产仍面临诸多工程挑战。多层堆叠的良率控制、测试复杂度、散热封装以及配套EDA工具支持，均是决定其能否进入市场的关键变量。谦合益邦的技术细节、专利布局、代工合作伙伴以及客户导入进展，目前均未附有可核验数据。行业观察者应审慎看待“全球首款”这一表述，事件的实际产业影响力有待后续产品发布或第三方评测确认。 同时，存储与计算大户对3D DRAM的竞争也在加剧。SK海力士、三星、美光等头部厂商长期布局高带宽内存迭代，台积电与英特尔则积极扩充3D封装产能。谦合益邦作为后来者，其差异化优势是否足以撬动既有供应链格局，可能取决于后续专利诉讼、生态合作和量产良率等未公开信息。未来半年内，若该芯片能公布基准测试结果或客户验证案例，将从模糊概念走向实证阶段。

数据参考

• 先进封装市场规模：Yole Group估算，2024年约440亿美元，2029年预计约690亿美元（2025年报告）。
• 前道晶圆厂设备投资：SEMI估算，2025年约1030亿美元（2025年度报告）。
• 全球AI芯片市场规模：IDC预测，2025年超1000亿美元，2028年可能达约2000亿美元（2025年报告）。
• 全球DRAM市场预测：WSTS预测，2026年销售额约1450亿美元，同比增长约12%（2025年6月预测）。
• 本次新闻已确认数据：仅包括“4层3D DRAM存算一体芯片”产品名及其“全球首款”描述；其余技术参数、融资信息、量产时间均无具体公开数据。 #AI #先进封装 #存算一体 #芯片