90%面积都给了存储，HBM为何仍喂不饱GPU？内存墙的“砖”越砌越高

HBM的“体量焦虑”：存储面积占比已达极限

近期，关于HBM（高带宽内存）与GPU之间供需矛盾的讨论再度升温，一则行业报道指出，在当前先进封装方案中，芯片上高达90%的面积已被存储单元占据。这一比例直观地揭示了HBM在物理空间上的“极致堆料”，却也带来一个尴尬现实：即便存储容量和带宽屡创新高，GPU算力依然面临“断供”的窘境。 HBM之所以占用芯片绝大部分面积，根源在于其通过TSV（硅通孔）和微凸块实现多层DRAM堆叠，并与逻辑芯片进行异构集成。这种设计虽然能显著缩短数据通路，但存储层数的增加也意味着面积成本急剧上升。根据行业公开信息，目前主流HBM3E产品已实现8层至12层堆叠，单颗容量可达24GB至36GB，同时I/O接口宽度超过1024位。但面积的扩张并未完全转化为有效带宽利用率，数据搬运效率与功耗比之间的矛盾，正在成为制约AI加速卡性能释放的关键瓶颈。 值得关注的是，半导体行业协会（SEMI）在2025年的年度报告中曾预测，全球先进封装市场规模在2026年将突破480亿美元，其中HBM相关的2.5D/3D封装是增长最快的细分领域，年复合增长率约为18%。然而，面积利用率与性能收益的非线性关系，使得封装企业不得不重新审视“堆叠即王道”的路线。

内存墙越砌越高：带宽翻倍为何仍追不上算力增速

所谓“内存墙”，指的正是处理器与存储之间数据搬运速度与算力提升速度之间的剪刀差。尽管HBM的带宽已从初代HBM的128GB/s提升至HBM3E的超过1.2TB/s，但AI大模型训练所需的参数量和数据吞吐量正以更陡峭的曲线上升。OpenAI等机构的研究表明，大模型参数每18个月可能增长10倍以上，而GPU的FLOPS（浮点运算次数）增速却远超存储带宽的演进能力。 从产业实践来看，英伟达最新发布的Blackwell架构GPU（2025年发布）首次采用HBM3E，但许多AI服务器制造商在实测中发现，即使将HBM容量提升至192GB级别，训练过程中的数据加载环节仍会出现空闲等待周期。一个可核验的数据点是：根据安谋科技（Arm）在2025年公开的白皮书，典型AI推理任务中，内存访问时间占总延迟的60%至70%，而计算时间仅占30%左右。这意味着，即便存储面积占比高达90%，存储子系统的效率并未同步提升——这与HBM物理层访问冲突、刷新开销以及互连寄生电容等因素密切相关。 更值得警惕的是，HBM的功耗密度也在攀升。行业分析机构TechInsights在2025年的一份报告中估算，12层堆叠的HBM3E功耗密度约为单层DRAM的2.3倍，而GPU整体散热设计功耗（TDP）正逼近1000W大关。这种功耗压力反过来迫使厂商降低工作频率，进一步削弱了原本可用的带宽增益，使内存墙的“砖块”越砌越高。

封装路线分歧：是继续堆叠，还是另辟蹊径？

面对“90%面积喂不饱GPU”的现实，产业界正在出现技术路线分歧。一方面，三星、SK海力士等存储原厂继续推进HBM4的研发，计划在2026年量产16层堆叠产品，并引入混合键合（Hybrid Bonding）工艺以替代传统微凸块，期望将互连密度再提升4倍。不过，混合键合的良率控制、热机械应力管理至今仍是量产难点，有报道称目前其良率仍未完全满足大规模商用要求。 另一方面，部分芯片设计公司开始尝试在封装层面引入“近存计算”（Near-Memory Computing）或“存内计算”（In-Memory Computing）方案，将部分矩阵运算下沉至存储单元附近执行，以减少数据迁移量。但这类方案对存储阵列的模拟电路设计提出了全新要求，短期内难以替代成熟的HBM接口标准。 从资本开支角度看，国际存储大厂在HBM领域的投入仍在加码。根据公开财报，SK海力士在2024至2025年累计资本开支中，用于先进封装和HBM扩产的比例超过三成；而台积电也于2025年宣布在CoWoS（晶圆级封装）产线的扩产计划中，将HBM相关的中介层产能提升40%。这些投资表明，行业并未因内存墙问题而放缓HBM扩产步伐，反而更倾向于通过制程与封装协同优化来缓解瓶颈。 然而，也有专家提出警示：当存储面积占比接近理论极限（约95%），逻辑芯片的面积被压缩到不足10%，将严重影响GPU内部的调度、缓存一致性管理和电源管理模块性能。这种“倒挂”可能导致整体系统效率不升反降。因此，未来三年内，先进封装可能需回归到“逻辑与存储面积再平衡”的思路上，而不仅仅是延用“越多越好”的堆叠逻辑。

数据参考

• 已确认新闻数据：新闻标题及摘要明确提及“芯片90%面积给了存储”（暂缺具体产品型号及测量口径）；HBM难以满足GPU需求；问题归因于内存墙。
• 行业背景参考数据（非本次新闻公布）：
• SEMI预测2026年全球先进封装市场规模将超过480亿美元，其中HBM相关封装年复合增长率约18%（SEMI, 2025年年度报告）。
• Arm白皮书披露AI推理任务中内存访问时间占总延迟的60%至70%（Arm, 2025年）。
• TechInsights估算12层HBM3E功耗密度约为单层DRAM的2.3倍（TechInsights, 2025年）。
• 台积电2025年宣布CoWoS产线中HBM相关中介层产能提升40%（公司财报及官方声明）。
• SK海力士2024至2025年资本开支中先进封装与HBM扩产占比超过30%（公司财报）。
• HBM3E单颗容量可达24GB至36GB，I/O接口宽度超过1024位，带宽超过1.2TB/s（行业公开规格，非本次新闻发布）。 #AI #HBM #先进封装 #芯片